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Since the number of transistors on Integrated Circuit (IC) double every 18 
months, the scaling of a device in nanometer is highly required. Due to the 
downscaling process, conventional Metal-Oxide-Semiconductor Field-Effect-
Transistors (MOSFET) lead to the short-channel effects, gate-leakage current and 
interconnect problem. Hence, the introduction of new structure of Silicon Nanowire 
(SiNW) is necessary and crucial. The SiNW had been proven with an ability to 
effectively suppress the off-leakage current with its Gate-All-Around (GAA) 
configuration when compared to the planar MOSFET. In addition, the SiNWFET 
will be considered to be a promising structure for ultra-CMOS devices to the extend 
device approaching their downsized limits. This research is accomplished by 
developing a model of Silicon Nanowire (SiNW) with GAA configuration in 
MATLAB. In order to evaluate the performance in digital level, HSPICE is used to 
create its own library based on developed model. The on-current as high as  5μA can 
be achieved by the n-type SiNWFET while p-type SiNWFET can reach until same 5μA 
saturation current. Both models show symmetrical results indicating a fast switching 
inverter. These models are utilized to build some logic gates in order to further 
examining their performance in circuit application. The SiNWFET performance is also 
compared with the nano-MOSFET for benchmarking. The finding of this research is 
that the SiNWFET model is proven to have better performance than  nano-MOSFET 
in terms of Power Delay Product and Energy Delay Product. Furthermore, when Tox 
is reduced and Rsi, Nd and L are increased, a significant device improvement of 
SiNWFET GAA is attained. This is achieved by having reduced Drain Induced 
Barrier Lowering, Subthreshold Slope and providing higher Ion/Ioff current ratio by 







Sejak bilangan transistor pada Litar Bersepadu (IC) berganda dalam tempoh 
18 bulan, penskalaan peranti dalam nanometer amat diperlukan dan menjadi sangat 
penting. Disebabkan proses penskalaan, Logam Konvensional Transistor Kesan 
Magnet Semikonduktor Oksida (MOSFET) boleh membawa kepada kesan saluran 
pendek, get-arus bocor dan masalah penyambungan. Oleh itu, pengenalan bahan baru 
seperti Silikon Nanowire (SiNW) adalah perlu dan menjadi sangat penting. SiNW 
telah dibuktikan berupaya secara efektif menyekat berlakunya kebocoran luar dengan 
Get-Sekitar-Semua (GAA) apabila dibandingkan dengan MOSFET satah. Di 
samping itu, SiNWFET dipertimbangkan menjanjikan pencapaian yang lebih baik 
bagi ultra-CMOS peranti apabila penskalaan dilakukan. Penyelidikan ini 
membentangkan model Silikon Nanowire (SiNW) dengan konfigurasi GAA 
menggunakan MATLAB. Bagi tujuan menilai prestasi di peringkat digital, HSPICE 
digunakan bagi membuat kod tersendiri berdasarkan model yang dibina. Arus litar 
boleh mencapai sehingga 5μA bagi jenis-n manakala jenis-p boleh mencapai 5μA bagi 
kedua-dua keadaan arus tepu. Kedua-dua model menunjukkan kepantasan SiNWFET 
sebagai litar logik inverter. SiNWFET kemudian dibandingkan dengan logik get untuk 
menilai prestasi dalam aplikasi litar. Untuk tujuan perbandingan, model ini digunakan 
untuk membina beberapa get logik dalam membuat perbandingan dengan nano-
MOSFET. Hasil yang ditunjukkan daripada kajian ini adalah model SiNWFET 
dibuktikan mempunyai prestasi yang lebih baik berbanding nano-MOSFET dalam 
Hasil Darab Kuasa and Hasil Darab Tenaga. Selain daripada itu, apabila Tox and Rsi 
dikurangkan, Nd dan L ditingkatkan, prestasi SiNWFET GAA meningkat. Ini kerana, 
pengurangan Parit Galakan Penyekat Penurunan dan Kecerunan Ambang yang lebih 
baik serta nisbah Ion/Ioff  arus yang tinggi meningkatkan prestasi dengan variasi 
parameter dalam model SiNWFET.  
